Quando si parla di aumentare le prestazioni dei microprocessori e più in particolare della “Legge di Moore“, spesso ci si concentra sulla miniaturizzazione dei transistor. Un problema, certo, ma non l’unico: anche i fili in rame che collegano i vari transistori per formare circuiti complessi stanno diventando un problema crescente con l’aumentare della miniaturizzazione e della densità dei chip.
All’IEEE International Electron Devices Meeting di San Francisco che si è svolto a dicembre si è dibattuto del problema e si sono affrontate anche possibili soluzioni. Secondo un gruppo di ricercatori guidati da H.-S. Philip Wong di Stanford, per mitigare il fenomeno dell’elettromigrazione che affligge il rame si potrebbe circondare il materiale con il grafene.
I fili di rame stanno diventando molto sottili, ma al tempo stesso devono trasportare molta corrente, a tal punto che “il vento ionico può fisicamente spostare gli atomi di rame e creare un vuoto”, ha spiegato Wong. Mettere del grafene attorno ai fili di rame impedisce che ciò avvenga e sembrerebbe anche ridurre la resistenza dei fili di rame.
Ruth Brain, Intel Fellow, ha spiegato che un maggior numero di transistor per area significano più interconnessioni. I primi chip a usare interconnessioni in rame, prodotti nel 2000, avevano un chilometro di fili per centimetro quadrato. Le attuali soluzioni a 14 nanometri possono contenere più di 10 chilometri di collegamenti in rame nella stessa area.
Per migliorare le prestazioni è necessario che i fili trasportino sempre più corrente. La quantità di corrente per area in un filo è chiamata densità di corrente, ed è in aumento perché a fronte di una riduzione delle dimensioni, sono necessarie correnti sempre più alte per favorire le velocità di commutazione maggiori che aumentano le prestazioni.
E qui giace la sfida: più stretto è il filo, maggiore è la sua resistenza. “Le interconnessioni si sono ridotte mentre la densità di corrente è cresciuta di 20 volte. Avreste bruciato casa lo aveste fatto a casa vostra”, ha affermato Brain.
La soluzione usata oggi è depositare interconnessioni in rame all’interno di trincee rivestite da pareti in nitruro di tantalio con uno spessore di 2 nanometri. È una soluzione efficace che secondo Wong andrà bene anche con i processi a 10 e 7 nanometri. In futuro però anche quei “muri” da 2 nanometri diventeranno troppo spessi. I ricercatori stanno lavorando su altri rivestimenti in grado di impedire l’elettromigrazione, tra cui il rutenio e magnesio, ma grazie a uno spessore di 0,3 nanometri il grafene è la soluzione migliore.
Sebbene l’industria dei semiconduttori sia poco incline ad adottare nuovi materiali, Wong ritiene che non vi sia molta scelta: se non si troverà un modo di estendere la vita del rame per le interconnessioni, allora bisognerà comunque dirottare la propria attenzione su un altro materiale, come il cobalto.
Leggi anche: Il transistor a 1 nanometro tiene in vita la legge di Moore
I ricercatori di Stanford, insieme Lam Research e i colleghi della Zhejiang University hanno creato e fatto test su diversi materiali, riscontrando che l’accoppiata grafene-rame è ottima: spesso il grafene si ottiene proprio facendolo “crescere” sul rame.
Lam Research, che si occupa di macchinari per la produzione, ha creato un processo proprietario che permette di creare queste interconnessioni a temperature che non danneggiano il resto del chip, sotto 400 °C. Rispetto all’uso del solo rame i test hanno detto che la nuova soluzione ha ridotto l’elettromigrazione di un fattore pari a 10. Inoltre le nuove interconnessioni hanno mostrato una resistenza elettrica pari alla metà.
 |
Intel Core i3-7350K |