TSMC ha svelato i primi dettagli sul suo processo produttivo a 5 nanometri (CLN5), che intende mettere a disposizione dei propri clienti a partire dal 2020.
Si tratterà del secondo processo produttivo, dopo i 7nm+ (CLN7FF+), a usare la litografia extreme ultraviolet (EUV) e questo permetterà al produttore taiwanese d’incrementare in modo netto la densità dei transistor rispetto ai processi precedenti.
Al tempo stesso però i 5 nanometri non sembrano garantire miglioramenti importanti di prestazioni e consumi. Con la seconda generazione del processo a 7 nanometri TSMC inizierà a realizzare layer “non critici” dei chip con macchinari EUV e questo porterà alcuni vantaggi, seppur limitati, rispetto ai 7nm di prima generazione (CLN7FF).
TSMC si aspetta che i CLN7FF+ aumentino la densità di transistor fino al 20% e garantiscano un consumo del 10% inferiore con la stessa complessità e frequenza rispetto al processo CLN7FF. I 5 nanometri, invece, godranno di un maggior impiego dei macchinari EUV, e questo permetterà una densità di transistor 1,8 volte maggiore (circa il 45% di riduzione d’area) rispetto ai 7 nanometri di prima generazione.
| TSMC | ||||||
|---|---|---|---|---|---|---|
| 16FF+ vs 20SOC |
10FF vs 16FF+ |
7FF vs 16FF+ |
7FF vs 10FF |
7FF+ vs 7FF |
5FF vs 7FF |
|
| Consumi | 60% | 40% | 60% | <40% | 10% | 20% |
| Prestazioni | 40% | 20% | 30% | ? | superiore | 15% |
| Riduzione area | nessuna | >50% | 70% | >37% | ~17% | 45% |
Le frequenze potenziali saliranno invece solo del 15% (con la stessa complessità e consumo) o sarà possibile una riduzione del consumo del 20% (con la stessa frequenza e complessità). Con il nuovo processo TSMC offrirà anche un’opzione chiamata Extremely Low Threshold Voltage (ELTV) che permetterà ai clienti di aumentare le frequenze dei propri chip del 25%.