TSMC ha annunciato di aver avviato la produzione in volumi di chip basati sulla prima generazione del suo processo produttivo a 7 nanometri FinFET, noto con il nome CLN7FF.
L’azienda taiwanese, che realizza chip per conto terzi (AMD, Nvidia e altri), ha dichiarato che ha già più di una dozzina di clienti e decine di progetti pronti a essere realizzati con quel processo.
Stando a quanto riportato da Anandtech, i 7 nanometri di TSMC rappresentano un netto passo avanti rispetto ai precedenti 16 nanometri FinFET (CLN16FF+), che rappresenta il processo di questo genere (FinFET) più diffuso in questo momento.
Si parla di una riduzione della dimensione del die del 70% (con lo stesso numero di transistor), un calo dei consumi del 60% oppure un aumento della frequenza del 30%. Finora TSMC ha eseguito il tape out di 18 progetti diversi con il processo CLN7FF, con buone rese produttive e prestazionali, ma si punta a superare quota 50 entro fine 2018.
Il processo CLN7FF e le sue successive incarnazioni potrebbe trovare ampio spazio nel mondo hi-tech, a differenza dei 10 nanometri usati solo da alcuni clienti. Si prevede che sarà applicato per la produzione di GPU, GPU, FPGA, ASIC, SoC mobile e molto altro.
Sempre a detta di Anandtech, gli attuali 7 nanometri di TSMC si affidano al processo litografico deep ultraviolet (DUV) con laser a eccimeri di fluoruro di argon con una lunghezza d’onda di 193 nm. In questo modo l’azienda è in grado di usare i macchinari esistenti.
| TSMC, cambiamenti tra i processi produttivi | |||||
|---|---|---|---|---|---|
| Da 20nm a 16nm FF+ | Da 16nm FF+ a 10nm FF | Da 16n FF+ a 7nm | Da 10nm FF a 7nm FF | Da 7nm FF a 7nm FF+ | |
| Consumi | 60% | 40% | 60% | <40% | 10% |
| Prestazioni | 40% | 20% | 30% | Ignoto | Prestazioni superiori |
| Riduzione area | Nessuna | >50% | 70% | >37% | Circa il 17% |
Il prossimo anno l’azienda intende introdurre il primo processo che farà uso della litografia EUV (extreme ultraviolet) per alcuni layer. Si chiamerà CLN7FF+ e rappresenterà la seconda generazione dei 7 nanometri. La produzione dovrebbe partire a metà 2019.
Quel processo dovrebbe garantire un aumento della densità dei transistor del 20% e una riduzione dei consumi del 10% con la stessa complessità e frequenza. “I risultati nella produzione di silicio con processo N7+ sono molto incoraggianti”, ha dichiarato C. C. Wei, co-CEO e presidente di TSMC.